FPGA交流学习今日: 0|主题: 218|排名: 17

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者/回复/查看		最后发表


296	FPGA做深度学习能走多远？	眼镜一米二眼镜一米二	2024-9-27 20:48
398	写 Verilog 如何做到心中有电路？	眼镜一米二眼镜一米二	2024-9-26 20:24
447	怎么样提高verilog代码编写水平？	眼镜一米二眼镜一米二	2024-9-25 20:01
334	FPGA Verilog HDL代码如何debug？	眼镜一米二眼镜一米二	2024-9-24 19:11
422	FPGA算法工程师、逻辑工程师、原型验证工程师有什么区别？	眼镜一米二眼镜一米二	2024-9-23 18:16
1990	FPGA零基础学习之Vivado-超声波驱动设计	眼镜一米二眼镜一米二	2024-9-20 16:05
485	FPGA DDR4读写实验	眼镜一米二眼镜一米二	2024-9-13 20:11
482	FPGA Verilog HDL有什么奇技淫巧？	眼镜一米二眼镜一米二	2024-9-12 19:00
499	如何用FPGA实现一个通信系统的发射端&接收机？	眼镜一米二眼镜一米二	2024-9-10 19:04
611	为什么FPGA属于硬件，还需要搞算法？	眼镜一米二眼镜一米二	2024-9-9 16:46
780	基于FPGA的手持医学影像智能分析仪	眼镜一米二眼镜一米二	2024-9-3 19:39
851	在初学电子信息工程，进行自学系统学习一个逐渐过程中，在什么阶段需要学什么呀？	Lucien_大辉哥 Lucien_大辉哥	2024-8-26 15:18
849	生成的mcs文件和bit文件的效果不一样，是不是因为在xdc文件中没有约束好？	Lucien_大辉哥 Lucien_大辉哥	2024-8-26 15:15
828	Xilinx ddr3 modelsim仿真时，有什么办法能快速初始化完成吗？	Lucien_大辉哥 Lucien_大辉哥	2024-8-26 15:11
651	直接调用一个双端口192KB的SRAM，和调用12个大小为16KB的SRAM，占用资源是一样的吗？	Lucien_大辉哥 Lucien_大辉哥	2024-8-26 15:09
633	请问slicem中lut是6输入的，但实现移位寄存器深度是32，不是64，原因是什么呢？	Lucien_大辉哥 Lucien_大辉哥	2024-8-26 15:08
814	自定义的IP核给他人使用，不想显示源码。是不是只有生成.dcp这一种办法？	Lucien_大辉哥 Lucien_大辉哥	2024-8-26 15:07
822	SDRAM掉电能保持多长时间？	Lucien_大辉哥 Lucien_大辉哥	2024-8-26 15:06
897	这种情况下如何设置PLL锁相环参数？	Lucien_大辉哥 Lucien_大辉哥	2024-8-26 15:05
783	嵌入式系统中，FLASH中的程序代码必须搬到RAM中运行吗？	Lucien_大辉哥 Lucien_大辉哥	2024-8-26 15:01

12 3 4 5 6 7 8 9 10 ... 11 / 11 页下一页

快速发帖

GMT+8, 2024-10-6 18:09 , Processed in 0.048634 second(s), 11 queries .

		自动登录	找回密码
密码			立即注册

FPGA交流学习 今日: 0|主题: 218|排名: 17

快速发帖

FPGA交流学习今日: 0|主题: 218|排名: 17