找回密码
 立即注册
搜索
查看: 865|回复: 0

今日说“法”:FPGA的三种配置方式

[复制链接]

271

主题

9

回帖

2万

积分

版主

Rank: 7Rank: 7Rank: 7

积分
23201
发表于 2023-4-24 14:57:53 | 显示全部楼层 |阅读模式
本帖最后由 眼镜一米二 于 2023-4-24 15:34 编辑

欢迎来到叁芯论坛,FPGA就业班04月开班中


         欢迎大侠来到FPGA技术江湖新栏目今日说“法”,当然,在这里我们肯定不是去研究讨论法律法规知识,那我们讨论什么呢,在这里我们讨论的是产品研发以及技术学习时一些小细节小方法等,欢迎大家一起学习交流,有好的灵感以及文章随笔,欢迎投稿,投稿请标明笔名以及相关文章,投稿接收邮箱:1033788863@qq.com。今天带来的是“FPGA的三种配置方式”,话不多说,上货。




FPGA的三种配置方式



         本篇主要说一下FPGA的配置方式,让我们来了解一下除了JTAG,还有其他哪几种方式。FPGA器件有三类配置下载方式:主动配置方式(AS)和被动配置方式(PS)和最常用的(JTAG)配置方式。AS由FPGA器件引导配置操作过程,它控制着外部存储器和初始化过程,EPCS系列:如EPCS1,EPCS4配置器件专供AS模式,目前只支持 Cyclone系列。使用Altera串行配置器件来完成。Cyclone期间处于主动地位,配置期间处于从属地位。配置数据通过DATA0引脚送入 FPGA。配置数据被同步在DCLK输入上,1个时钟周期传送1位数据。



         PS则由外部计算机或控制器控制配置过程。通过加强型配置器件(EPC16,EPC8,EPC4)等配置器件来完成,在PS配置期间,配置数据从外部储存部件,通过DATA0引脚送入FPGA。配置数据在DCLK上升沿锁存,1个时钟周期传送1位数据。


         JTAG接口是一个业界标准,主要用于芯片测试等功能,使用IEEE Std 1149.1联合边界扫描接口引脚,支持JAM STAPL标准,可以使用Altera下载电缆或主控器来完成。



FPGA在正常工作时,它的配置数据存储在SRAM中,加电时须重新下载。在实验系统中,通常用计算机或控制器进行调试,因此可以使用PS。在实用系统中,多数情况下必须由FPGA主动引导配置操作过程,这时FPGA将主动从外围专用存储芯片中获得配置数据,而此芯片中fpga配置信息是用普通编程器将设计所得的pof格式的文件烧录进去。


专用配置器件:epc型号的存储器 常用配置器件:epc2,epc1,epc4,epc8,epc1441(现在已经被逐步淘汰了)等。对于cyclone cycloneII系列器件,Altera 还提供了针对AS方式的配置器件,EPCS系列:如EPCS1,EPCS4配置器件也是串行配置的注意,他们只适用于cyclone系列。除了AS和PS等单BIT配置外,现在的一些器件已经支持PPS,FPS等一些并行配置方式,提升配置了配置速度。当然所外挂的电路也和PS有一些区别。还有处理器配置比如JRUNNER 等等,如果需要再baidu吧,至少不下十种。比如 Altera 公司的配置方式主要有Passive Serial(PS)、Active Serial(AS)、Fast Passive Parallel(FPP)、Passive Parallel Synchronous(PPS)、Passive Parallel Asynchronous(PPA)、Passive Serial Asynchronous(PSA)、JTAG等七种配置方式,其中Cyclone支持的配置方式有PS、AS、JTAG三种。


一般是用jtag配置epc2和flex10k,然后 epc2用ps方式配置flex10k。这样用比较好。下载电缆,Altera下的下载电缆分为byteblaster和byteblasterMV,以及ByteBlaster II,现在还推出了基于USB-blaster。由于BB基本已经很少有人使用,而USB-Blaster现在又过于昂贵,这里就说一下BBII和 BBMV的区别。


BBII支持多电压供电5.5v,3.3v,2.5v,1.8v;BBII支持三种下载模式:AS,可对 Altera的As串行配置芯片(EPCS系列)进行编程,可对FPGA进行配置;JTAG,可对FPGA,CPLD,即Altera配置芯片(EPC系列)编程;而BBMV只支持PS和JTAG。


一般在做FPGA实验板(如cyclone系列)的时候,用AS+JTAG方式,这样可以用JTAG方式调试,而最后程序已经调试无误了后,再用 AS模式把程序烧到配置芯片里去,而且这样有一个明显的优点,就是在AS模式不能下载的时候,可以利用Quartus自带的工具生成JTAG模式下可以利用的jic文件来验证配置芯片是否已经损坏。


    Altera的FPGA可以通过单片机、CPLD等加以配置,主要原理是满足datasheet中的时序即可,这里我就不多说了,有兴趣的朋友可以自己研究一下。


配置时,quartus软件操作部分:


(1).assignment-->device-->device&pin options-->选择configuration scheme,configuaration mode,configuration device,注意在不支持远程和本地更新的机器中configuration mode不可选择,而configuration device中会根据不同的配置芯片产生pof文件,如果选择自动,会选择最小密度的器件和适合设计


(2).可以定义双口引脚在配置完毕后的作用,在刚才的device&pin option-->dual-purpose pins-->,可以在配置完毕后继续当I/O口使用。


(3).在general菜单下也有很多可钩选项,默认情况下一般不做改动。


(4).关于不同后缀名的文件的适用范围:


     sof(SRAM Object File)当直接用PS模式下将配置数据下到FPGA里,USB BLASTER、MASTERBLASER、BBII、BBMV适用,quartusII会自动生成,所有其他的配置文件都是由sof生成的。


     pof(Programmer Object File)也是由quartusII自动生成的,BBII适用,AS模式下将配置数据下到配置芯片中 rbf(Raw Binary File)用于微处理器的二进制文件。在PS,FPP,PPS,PPA配置下有用处 rpd(Raw Programing Data File)包含bitstream的二进制文件,可用AS模式配置,只能由pof文件生成 hex(hexadecimal file),这个就不多说了。单片机里很多ttf(Tabular Text File)适用于FPP,PPS,PPA,和bit-wide PS配置方式。


     sbf(Serial Bitstream File)用PS模式配置Flex 10k和Flex6000的 jam(Jam File)专门用于program,verigy,blank-check 。



         对FPGA芯片的配置中,可以采用AS模式的方法,如果采用EPCS的芯片,通过一条下载线进行烧写的话,那么开始的"nCONFIG,nSTATUS"应该上拉,要是考虑多种配置模式,可以采用跳线设计,让配置方式在跳线中切换,上拉电阻的阻值可以采用10K。



         在PS模式下tip:如果你用电缆线配置板上的FPGA芯片,而这个FPGA芯片已经有配置芯片在板上,那你就必须隔离缆线与配置芯片的信号。一般平时调试时不会把配置芯片焊上的,这时候用缆线下载程序。只有在调试完成以后,才把程序烧在配置芯片中, 然后将芯片焊上,或者配置芯片就是可以方便取下焊上的那种。这样出了问题还可以方便地调试。




         在AS模式下tip:用过一块板子用的AS下载,配置芯片一直是焊在板子上的,原来AS方式在用线缆对配置芯片进行下载的时候,会自动禁止对FPGA的配置,而PS方式需要电路上隔离。



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|小黑屋|冀ICP备20011060号-2|叁芯智能

GMT+8, 2024-4-29 18:10 , Processed in 0.040777 second(s), 19 queries .

Powered by Discuz! X3.4

© 2017-2018

快速回复 返回顶部 返回列表