请选择 进入手机版 | 继续访问电脑版

 找回密码
 立即注册
搜索
查看: 2517|回复: 0

FPGA时序分析、约束专题课学习视频

[复制链接]

235

主题

22

回帖

5558

积分

版主

Rank: 7Rank: 7Rank: 7

积分
5558
发表于 2021-3-9 11:54:34 | 显示全部楼层 |阅读模式

FPGA时序分析、约束专题课学习视频(点我跳转)





在进行数字电路系统的设计时,时序是否能够满足要求直接影响着电路的功能和性能。FPGA(现场可编程门阵列)在其出现三十年多年发展迅速,其在灵活度,开发周期以及开发成本上的优势使得FPGA被广泛使用在各个领域。而随着FPGA设计朝着大规模、高性能方向发展,其时序收敛问题日益成为FPGA设计中的重要问题。

通过对设计的全面时序分析,使您能够对电路性能进行验证,识别时序违规,并推动fitter的逻辑布局,从而满足您的时序设计目标。

本课程从基础的数字电路出发,逐步引入时序的概念,了解时序的重要性,理解时序的基本分析方法,掌握时序约束和时序分析的方法。通过对电路的改善,使电路能够满足时序要求。

本系列为线下《FPGA时序分析、约束专题课》课程,本篇为课程试听,公开前四节,后面还有三天收费课程,如有想要报名参加线下培训,可以点击帖子超链接了解,购买开发板可以到叁芯智能科技企业淘宝店下单。









本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|小黑屋|冀ICP备20011060号-2|叁芯智能

GMT+8, 2024-3-29 06:40 , Processed in 0.042005 second(s), 20 queries .

Powered by Discuz! X3.4

© 2017-2018

快速回复 返回顶部 返回列表