导读首页

暂时还没有帖子

暂时还没有帖子

6 天前 · FPGA DDR4读写实验 FPGA交流学习

7 天前 · FPGA Verilog HDL有什么奇技淫巧？ FPGA交流学习

2024-9-10 19:04 · 如何用FPGA实现一个通信系统的发射端&接收机？ FPGA交流学习

2024-9-9 16:46 · 为什么FPGA属于硬件，还需要搞算法？ FPGA交流学习

2024-9-3 19:39 · 基于FPGA的手持医学影像智能分析仪 FPGA交流学习

2024-8-26 18:33 · FPGA 控制 RGMII 接口 PHY芯片基础 佚名专栏

2024-8-26 15:18 · 在初学电子信息工程，进行自学系统学习一个逐渐过程中，在什么阶段需要学什么呀？ FPGA交流学习

2024-8-26 15:15 · 生成的mcs文件和bit文件的效果不一样，是不是因为在xdc文件中没有约束好？ FPGA交流学习

2024-8-26 15:11 · Xilinx ddr3 modelsim仿真时，有什么办法能快速初始化完成吗？ FPGA交流学习

2024-8-26 15:09 · 直接调用一个双端口192KB的SRAM，和调用12个大小为16KB的SRAM，占用资源是一样的吗？ FPGA交流学习

2024-8-26 15:08 · 请问slicem中lut是6输入的，但实现移位寄存器深度是32，不是64，原因是什么呢？ FPGA交流学习

2024-8-26 15:07 · 自定义的IP核给他人使用，不想显示源码。是不是只有生成.dcp这一种办法？ FPGA交流学习

2024-8-26 15:06 · SDRAM掉电能保持多长时间？ FPGA交流学习

2024-8-26 15:05 · 这种情况下如何设置PLL锁相环参数？ FPGA交流学习

2024-8-26 15:01 · 嵌入式系统中，FLASH中的程序代码必须搬到RAM中运行吗？ FPGA交流学习

2024-8-26 14:58 · 异步fifo需要near full信号吗？ FPGA交流学习

2024-8-26 14:56 · 深入应用FPGA技术，对于人形机器人的实用化可能产生哪些影响？为什么？ FPGA交流学习

2024-8-26 14:54 · 如何快速地将信号中两个频率很接近的信号成分识别出来？ FPGA交流学习

2024-8-26 14:51 · FPGA科学高效的编程方法有哪些？ FPGA交流学习

2024-8-26 14:03 · ZYNQ7020的PL端引脚可以配置为上拉输入或者下拉输入吗？ FPGA交流学习

2024-8-26 14:02 · 关于以太网通信，就是mac和phy芯片是怎么样稳定连接的？ FPGA交流学习

2024-8-26 14:01 · 两块fpga怎么做时钟同步呢？ FPGA交流学习

2024-8-23 19:25 · 网电协同管控与通信一体微型软件化终端 FPGA交流学习

2024-8-22 20:16 · 探讨用FPGA实现边缘端侧AI的市场机会及前景 FPGA交流学习

2024-8-21 18:46 · AltiumDesigner16.1.12在win10安装说明--第一版V1 FPGA交流学习

2024-8-20 18:24 · 基于FPGA的多人抢答器设计（附源码工程） FPGA交流学习

2024-8-19 17:38 · 特惠 | FPGA图像处理专题课，Quartus、ISE、Vivado全涉及 FPGA交流学习

2024-8-19 17:36 · 特惠 | FPGA时序分析及约束专题课，Quartus、ISE、Vivado全涉及 FPGA交流学习

2024-8-19 17:13 · Xilinx FPGA测试光纤通信质量---IBERT FPGA交流学习

2024-8-16 19:32 · 优化 FPGA HLS 设计 FPGA交流学习

· FPGA DDR4读写实验 FPGA交流学习

· FPGA Verilog HDL有什么奇技淫巧？ FPGA交流学习

· 如何用FPGA实现一个通信系统的发射端&接收机？ FPGA交流学习

· 为什么FPGA属于硬件，还需要搞算法？ FPGA交流学习

· 基于FPGA的手持医学影像智能分析仪 FPGA交流学习

· 在初学电子信息工程，进行自学系统学习一个逐渐过程中，在什么阶段需要学什么呀？ FPGA交流学习

· 生成的mcs文件和bit文件的效果不一样，是不是因为在xdc文件中没有约束好？ FPGA交流学习

· Xilinx ddr3 modelsim仿真时，有什么办法能快速初始化完成吗？ FPGA交流学习

· 直接调用一个双端口192KB的SRAM，和调用12个大小为16KB的SRAM，占用资源是一样的吗？ FPGA交流学习

· 请问slicem中lut是6输入的，但实现移位寄存器深度是32，不是64，原因是什么呢？ FPGA交流学习

· 自定义的IP核给他人使用，不想显示源码。是不是只有生成.dcp这一种办法？ FPGA交流学习

· SDRAM掉电能保持多长时间？ FPGA交流学习

· 这种情况下如何设置PLL锁相环参数？ FPGA交流学习

· 嵌入式系统中，FLASH中的程序代码必须搬到RAM中运行吗？ FPGA交流学习

· 异步fifo需要near full信号吗？ FPGA交流学习

· 深入应用FPGA技术，对于人形机器人的实用化可能产生哪些影响？为什么？ FPGA交流学习

· 如何快速地将信号中两个频率很接近的信号成分识别出来？ FPGA交流学习

· FPGA科学高效的编程方法有哪些？ FPGA交流学习

· ZYNQ7020的PL端引脚可以配置为上拉输入或者下拉输入吗？ FPGA交流学习

· 关于以太网通信，就是mac和phy芯片是怎么样稳定连接的？ FPGA交流学习

· 两块fpga怎么做时钟同步呢？ FPGA交流学习

· 网电协同管控与通信一体微型软件化终端 FPGA交流学习

· 探讨用FPGA实现边缘端侧AI的市场机会及前景 FPGA交流学习

· AltiumDesigner16.1.12在win10安装说明--第一版V1 FPGA交流学习

· 基于FPGA的多人抢答器设计（附源码工程） FPGA交流学习

· 特惠 | FPGA图像处理专题课，Quartus、ISE、Vivado全涉及 FPGA交流学习

· 特惠 | FPGA时序分析及约束专题课，Quartus、ISE、Vivado全涉及 FPGA交流学习

· Xilinx FPGA测试光纤通信质量---IBERT FPGA交流学习

· 优化 FPGA HLS 设计 FPGA交流学习

· FPGA如何发出高速串行信号 FPGA交流学习